Adjustable impedance network and control circuit therefor

Patent number:

EP0148706

Publication date:

1985-07-17

Inventor:

PAVLIDIS DIMITRIOS; ARCHAMBAULT YVES; MAGARSHACK

JOHN

Applicant:

THOMSON CSF (FR)

Classification:

- international:

H03H11/24; H03H7/25; H01P1/22; H03H7/20

- european:

H01P1/22; H03H7/20; H03H7/25D; H03H11/24A

Application number: EP19840402740 19841227 Priority number(s): FR19840000281 19840110

Also published as:

JP60160717 (/ FR2558023 (A


EP0148706 (A

Cited documents:

FR1325027 FR1402015 US3428884

Abstract of EP0148706

The invention relates to a T- or pi - quadrupole network of resistor-capacitor type, forming attenuators, phase changers or variable reactances. This network operates in the microwave range and is constructed with circuits which are integrated on III-V materials. The network comprises impedances (Z1, Z2, Z3) mounted in series and in parallel between the inputs (1, 2) and the outputs (3, 4) of the quadrupole. These impedances are field-effect transistors (T1, T2, T3) or reverse-biased Shottky diodes (D1, D2, D3). The two voltages (V1, V2) for testing the serial and parallel impedances are delivered by a test circuit (5) which, on the basis of a single control voltage (Vd1) furnishes two complementary variable output voltages (V1, V2). Application as variable impedances, phase changers, mixers, in radar and telecommunications systems.



Data supplied from the esp@cenet database - Worldwide

09 日本国特許庁(JP)

40特許出願公開

母公開特許公報(A) 昭60-160717

@Int_Ci_4

識別記号

庁内整理番号

❷公開 昭和60年(1985)8月22日

H 03 H

7328-5 J 7210-5 J

審査請求 未請求 発明の数 2 (全11頁)

インピーダンス制御可能セル及びこのセルを制御するための回路 **匈発明の名称**

> 创特 爾 昭60-1370

多田 頤 昭60(1985)1月8日

❷1984年1月10日❷フランス(FR)⑩8400281 優先権主張

デイミトロワ パブリ 砂発 明 者

フランス国 パリ 75013 ピラ デステ 10 トウール

アトラ 2603

ディ イブ アルシヤンボー @発 明 者 IV

フランス国 パリ 75005 リユ クロード ベルナール

63

@発 明 者 ジョン マガルシヤ フランス国 92500 リユエイル マルメゾンシユマン

デ オー ベルナール 52アー

切出 願 人 トムソン・セーエスエ フランス国 75008 パリ ブルバール オスマン 173

弁理士 新居 正彦 09代 理 人

1. 発明の名称

インピーダンス制御可能セル及びこのセルを制 御するための回路

2. 特許請求の範囲

- (1) 電圧によって制御される可変インピーダンス 能動部品として機能する抵抗ー容量形のインピー ダンス制御可能セルにおいて、セルの入力端のイ ンピーダンス及びセルの出力端のインピーダンス は、可変電圧を受けて、一方がセルの入力インピ ーダンスを制御し、他方がセルの出力インピーダ ンスを制御するような2つの相補的な可変制御電 圧を出力する制御回路により、単一の電圧よって 制御されることを特徴とするインピーダンス制御 可能セル。
- (2) セルはπ形滅袞器を構成し、セルの入力と出 力との間に接続され且つ第1の制御電圧によって 制御される直列可変インピーダンスと、セルの入

力と出力との間に接続され且つそれぞれ第2の制 御電圧によって制御される2つの並列可変インピ ーダンスとを有し、前記2つの制御電圧は前記制 御回路によって供給されることを特徴とする特許 請求の範囲第1項記載のインピーダンス制御可能 セル。

- (3) ゼルは可変T形リアクタンスを構成し、セル の入力と出力との間に接続され且つ第1の制御電 圧によって制御される2つの可変直列インピーダ ンスと、 2 つの直列インピーダンスへの共通点と 前記セルの共通の入力-出力点との間に接続され た並列可変インピーダンスとを有し、前配並列イ ンピーダンスは第2の制御電圧によって制御され、 前記2つの制御電圧は前記制御回路によって供給 . されることを特徴とする特許請求の範囲第1項記 觀のインピーダンス制御可能セル。
- (4) 可変インピーダンスをつくる能動部品はME SFET型の非パイアス電界効果トランジスタで、

特開昭60-160717(2)

あり、前記制御電圧はこれらトランジスタのゲートに印加されることを特徴とする特許請求の範囲 第1項記載のインピーダンス制御可能セル。

- (5) 前記可変インピーダンスをつくる能動部品は 能動(可飽和)抵抗として動作するゲートのない 電界効果トランジスタであり、前記制御電圧は前 記能動抵抗のアクセス嫡子に印加されることを特 徴とする特許請求の範囲第1項記載のインピーダ ンス制御可能セル。
- (6) 前記可変インピーダンスをつくる能動部品は 前記制御電圧によって逆パイアスされるショット キーダイオードであることを特徴とする特許請求 の範囲第1項記載のインピーダンス制御可能セル。
- (7) 逆方向に同時に変化し、総和が一定であるような2つの相補的な可変出力電圧を供給する、インピーダンス制御可能セルのための制御回路において、電源の両極の間に並列に接続された2つの

分路を有し、各分路は直列に接続されたトランジスタ及び抵抗によって構成されており、可変制御電圧が、第1の分路のトランジスタの制御電極に印加され、これに対して一定の基準電圧が第2の分路のトランジスタの制御電極に印加され、前記相補的な出力電圧は、各分路において、トランジスタと抵抗との間の共通点から取出されることを特徴とする制御回路。

- (8) 前記基準電圧とは異なった制御電圧の関数としての出力電圧特性の非対称性を補正するために、前記抵抗は非対称であることを特徴とする特許請求の範囲第7項記載の制御回路。
- (9) 200 Ω程度の高いインピーダンスを備えた電 流源を有することを特徴とする特許請求の範囲第 7項記載の制御回路。
- (Q) カスケード接続が可能なように、同一の電源 の両極の間に並列に接続され、かつ同一の制御電

圧によって制御される複数の回路が、各対ごとに 相補関係にある偶数の出力電圧を送り出すことを 特徴とする特許請求の範囲第1項記載の制御回路。

- (11) 出力電圧を低い値の範囲において線形化するために、この出力電圧を入力電圧として、補助電流源から給電され、かつドレーンがダイオードのカソードに接続されてそのダイオードに直列に接続されているトランジスタと、前記電流源に接続された抵抗とを有する補正回路に印加し、前記線形出力電圧はダイオードのカソードから取出されることを特徴とする特許違次の範囲第7項記載の制御回路。
- (12) 出力電圧を高い値の範囲において線形化するために、この出力電圧を入力電圧として、補助 電流源から給電され、かつドレーンがダイオード のカソードに接続されてそのダイオードに直列に 接続されているトランジスタと、前記電流源に接 線された第1の抵抗とを有する補正回路に印加し、

第2の抵抗がダイオードの端子と並列に接続されており、前記線形出力電圧はダイオードのアノードから取出されることを特徴とする特許請求の範囲第7項記載の制御回路。

3. 発明の詳細な説明

産業上の利用分野

特開昭60-160717(3)

整合については、単一の可変入力電圧から得られた2つの可変で且つ互に相補的な制御電圧を供給する制御回路によって制御されるということである。したがって、本発明のセルは単一の電圧によって制御される。なお、制御回路も本発明の対象でもある。

・従来の技術

超高周波用モノリシック集積回路は、初めて、同一の集積回路チップ上に、幾つかの超高周波用機能素子を設けることができる可能性をもたらした。信号の振幅及び位相をチップの嫡子に印加される電圧により制御することは、信号を例えば増幅、減衰、移相、ミキシングのような作用を介して伝えるために必要になっている。

しかしながら、それは超高周波域の問題であり、また接続長さがかなりの問題となるので、これらの制御可能な減衰器又は移相器のセルが他の機能素子に対して寸法形状が非常に小さく、かつインピーダンスが他の機能素子の機能の妨害とできる

だけならないように整合することが好ましい。 このために、これらのインピーダンス制御可能 セルを、最も簡単な方法で、部品の数を最小にし、

セルを、最も簡単な方法で、部品の数を最小にし 集積回路のチップ上に最も小さな面積で集積化で きるように設計するのが好ましい。

砒化ガリウム上に銀酸されたS帯域移相器は、IEEE発行のInernational Solid State Circuits Conferenceの1982年2月号の 134頁乃至 135頁から知られている。しかしながら、この移相器は構造が複雑であり、多くのインダクタを必要とするので、そのGaAsチップは2×9㎜になり、かかる寸法はほぼハイブリッド回路の寸法であり、この寸法は2.5乃至 3.5 GHzに適しているが40又は50 Cllzには適していない。

他方、1980年6月4日に出願された仏国特許出願第80 12439号は、2つのゲートを確え、このうち1つのゲートが他方のゲートに注入される信号の移相を制御するのに役立つような電界効果トランジスタによって構成されている寸法形状の非常に小さな移相器を記載している。

発明の概要

本発明のセルは、可変要素をDC電圧によって制御することのできる抵抗ー容量(RC)形のπ形セル又はT形セルである。可変抵抗は、ゲートに印加される電圧によって制御される非バイアス電界効果トランジスタである。可変容量は、逆バイアスショットキーダイオードである。この四端子の入力インピーダンスと出力インピーダンスを同時に整合させるためには、相補的に変化する2つの電圧をπ形セル又はT形セルの2つの「水平」分路及び「垂直」分路に印加しなければならない。

本発明の重要な観点は、これら2つの電圧が、 セルに組込まれ、単一の制御電圧から、逆方向に 変化する2つの相補的な電圧を供給する非常に簡 単な制御回路から得られるということである。

制御回路を組込んだインピーダンス制御可能セルは、あらゆることを考慮に入れても、確かに、単一の電圧によって制御される。また、セルは、3つのトランジスタ又は3つのダイオード(可変抵抗が2つに分けられる場合は4つのトランジス

タ)を有するだけであり、2つのトランジスタと 2つの抵抗を有するだけの制御回路の構成では、 一般的に高周披電源と関連したサージインダクタ は、制御回路自体が高いインピーダンスをもって いるので、必要ではない。

本発明は、本発明によるセルの幾つかの実施例 の添付図面を参照しての以下の説明からもっとよ く理解されよう。

実施例

第1図及び第2図は本発明のセルの2つの基本 回路図を示している。四端子回路は、第1図では π形のものであり、第2図ではT形のものである。 これらの回路は周知なものである。

超高周波信号は、セルの入力端子1,2に入り、例えば50Ωに規格化された抵抗性負荷の両端に出力端子3,4から出力される。π形の場合には可変インピーダンス2元は、可変電圧V1、V2によって制御できる可変抵抗又は可変容量である。

本発明の注目に値する特長は、インピーダンス Zpi又は Zpiに必要な値は、 2 つの相補的な制御電圧 Vi、 Viを送り出す制御回路 5 に印加される単一の制御電圧 Vi、 から得られることである。事実、セルの入力インピーダンス Zi 及び出力インピーダンス Zi は発散的に変化し、これらのインピーダンス ス は発散的に変化し、これらのインピーダンス の一方が増加すると他方は減少し、又は、一方が減少すると他方は増大する。また、制御電圧 Vi、

V』も発散的に変化し、しかも両制御電圧に互に 逆方向に変化し、その変化は単一の制御電圧 V。 により制御回路 5 によってもたらされる。

次に、制御回路を分析する。

第3図は整合減衰器を形成する本発明による可 変インピーダンスセルの回路図を示す。制御回路 は図示していないが、セルの制御電圧は制御回路 によって供給されたものである。

入力端子1、2及び出力端子3、4を備えたこの四端子回路では、π形滅衰器を構成する3つの要素は非バイアス電界効果トランジスタである。GaAs上に作られた集積回路の構造についなく好OS FETである。入力1と出力3との間に直列に合いているの電圧V」によって制御され、これに対フンスクであるとの間に並列に設けられたトランジスクではよって制御に並列に設けられたトランジスクで、及び出力3と出力4との間に並列に設

けられたトランジスタT。は同一の制御回路から の第2の電圧Vaによって制御される。

制御回路は逆方向に変化する2つの相補制御出力電圧V₁、V₂を単一の制御入力電圧V₂から供給するので、電圧V₁がトランジスクT₂を不能化させる傾向のあるときには電圧V₂は逆にトランジスクT₁、T₃を可能化させる傾向にある。

本発明の可変インピーダンスセルの特定の特長は、トランジスタのゲートを制御する電圧におけるサージのためにインダクタを設ける必要がないということである。サージインダクタのないことにより、GaAsチップの上に集積するための空間を相当節約することができる。

第4図は第3図の被衰器の変形例を示す。この 変形例では、トランジスタはゲートのない電界効 果トランジスタであり、換賞するとこれらのトラ ンジスタは能動抵抗又は可飽和抵抗のように動作 する。

電圧の関数としての電流曲線が直線である (V=RI) のような純然たる抵抗に対して、可飽和

抵抗は、電圧が増加するとき電流があ近線に近づくような特性曲線をもつ。この曲線は、ゲートに印加される電圧が ()、すなわち V。 = ()であるような電界効果トランジスタの曲線と非常に良く似ている。そのとき、可飽和抵抗の値は、その端子に印加される電圧の関数となる。

第4図の回路図では、入力端子間及び出力端子間にそれぞれ並列に設けられ、かつ可飽和抵抗器のように動作するゲートのないトランジスタであるトランジスタT」、T」は、端子に、換音すれば、事実上、入力端子1及び出力端子3に印加される電圧V。によってそれぞれ制御される。

しかしながら、もし直列のトランジスタT。のつくる可変インピーダンスが第4図に示す如く保たれるとすれば、同一の電圧V。がその嫡子に印加されるので、その可変インピーダンスは制御電圧を受けない。この理由は、第4図の場合、すなわち可飽和抵抗の場合、上記インピーダンスは2つの部分、すなわちゲートのないトランジスタT。、T。に分割されるからである。そこで、制御電圧

特開昭60-160717(5)

V. が 2 つのトランジスタの間の共通の点に印加され、各トランジスタはかくして電圧差 | V. - V. | を受ける。

これらのトランジスタはゲートをもっていないので、これらを小さくつくることができ、かくして、超高周波素子の集積化のために密度を容易に増大させることができる。また、それにより、寄生キャパシタンスが減少し、高周波で動作させることができる。

第5 図及び第6 図は、可変抵抗又は可変リアクタンスを構成し、制御電圧 V₁、 V₂の値に整合させた本発明の可変インピーダンスセルの他の2つの回路図を示している。

これらπ形又はT形回路で通常使用されるコンデンサは、GaAs上への超高周被集積回路の場合、逆バイアスダイオードによって得られる。かくして、第5図のT形回路の場合、入力1と出力3との間に直列に殴けられたダイオードD。は電圧差 | V₁ - V₂ | によってバイアスされ、並列ダイオードD。は電圧差 | V₂ - (アース電位) | によ

ってバイアスされる。他方、第6図に示すπ形回路の場合、直列ダイオード D a は電圧差 | V 1 - V 2 | によってバイアスされる。

興味のあるのは第5図に示すものであり、T形 回路の共通の入力2-出力4とダイオードD。と の間にインダクタンスしを加えてV₁=0Vにすることにより、この回路は単一の電圧V。によって制御される可変整合移相器を形成する。

第7図、第8図、第9図は本発明のインピーダンス制御可能セルをGaAs上にモノリシック形成する3つの例を示している。

第7図は第3図に示すようなπ形減衰器を示している。3つのトランジスタT」、「T』、 T。 が第7図の中央に3つの細い金属化部分及び4つの広い金属化部分の形で見えており、これら金属化部分は電圧 V」及び V』によって制御される3つのゲートと、対ごとに共通化されたソース及びドレーンである。回路の入力は、 T。 のドレーン金属化部分及び T。 のソース金属化部分とオーム接触している金属化部分 1 から印加される。出力は、 T。

のドレーン金属化部分及びT。のドレーン金属化部分とオーム接触している金属化部分3から取出される。共通の入力-出力は接地面2+4である。回路5は次に説明する制御回路であり、この制御回路は単一の可変電圧Vaiから、2つの相補的な可変出力電圧Vi、Vaを供給する。

第8図は、ゲートのないトランジスタが能動抵抗のように動作する第4図に示すようなπ形滅衰器を示す。この場合、各トランジスタは半導体材料のエピタキシャル層又は注入圏を部分的に覆う2つの金属化部分の形で見えており、ゲートのための金属化部分はない。4つのトランジスタT」、Ta、Taは第8図に円で囲んで示してある。制御電圧V1、V2を供給する制御回路5はこの図には示されていない。

第9図は、 $V_1=0$ であり、かつインダクタレをダイオードD。と、共通の入力〜出力2+4との間に揮入した場合の第5図に示すようなT形移相器を示している。抵抗Rも電圧源V。とダイオードとの間に揮入されてある。整流性接触を与え

る適当な金属被覆を半導体材料層上に設けることによりショットキーダイオードが得られる。 3 つのダイオード D1、 D2、 D3 は樹形金属被覆の形をなしており、またこれら 3 つのダイオードは共通のカソードをもっているので、横形金属被覆は そのがら入力は印からの共通のカソードであ金属被覆と対対 M1 では 3 つのダイオードのよって、 出力は、 半導性 B1 では 3 つのダイオードでは、 半導性 B1 では 3 つのダイオードでは、 1 では、 2 では、 3 では、 4 では、 5 では、

第9図の回路において、インダクタし及び抵抗 Rを省略し、ダイオードD、、D。のアノード、す なわち入力1及び出力3に電圧V。に印加するこ とにより、第9図に示す回路はV、及びV。の値に 応じた可変抵抗又は可変りアクタンスになる。

本発明のインピーダンス制御可能セルの特長は、 第7図、第8図、第9図から明らかなように、そ

特開昭60-160717(6)

のコンパクトさにあり、集積回路のチップの表面の大部分は、たとえ図示していない制御回路 5 を第8 図及び第9 図に加えたとしても、人力 - 出力接続部1、2、3、4によって占められる。

これまで説明しなかったこの制御回路は、2つの相補的な出力電圧、すなわち逆方向に変化し、かつ総和が一定である2つの電圧を供給する。これら2つの調節可能な電圧は制御電圧によって得られ、そして制御電圧が変化すると、回路の2つの出力電圧は互に逆方向に変化し、これはかかる2つの出力電圧がまさしく相補電圧であるということを示している。

本発明の制御回路では、抵抗の端子に印加される電圧の変化は、単一の電圧によって2つの差動接続トランジスタにより実現される。これら差動接続トランジスタのうちの一方は固定電圧で制御され、他方のトランジスタは単一の可変電圧によって制御される。負の電源電圧Vssは、高い値の抵抗によって実現される高インピーダンスを介して印加され、又は、電流源に接続され2つの差動

接続トランジスタに送られる電流を制御することができるトランジスタを介して印加される。固定電圧に対する制御電圧の値に応じて電流が一方のトランジスタに流れ、抵抗の端子電圧はトランジスタを流れる電流の方向と同じ方向に変化する。

第10図は、制御電圧に応じた、本発明の電子回路の2つの出力電圧の相対的第1の出力の電子である。 V。 が回路の第1の出力の出力の出力であるとすれば、これら2つの出力の出力であるとすれば、これら2つの出力を正であるとすれば、これが大きいかが、一次である。制御電圧は差別では、変第1のトランジスタに印加され、変第10図では、変第10図では、が回電圧 Vasは 御電圧 Vasは が接続トランジスタに ロのトランジスタに ロから、出力電圧 Vasは 国定電圧 Vas の値で決まる。 かいくしている。 といる。 ないでは では、 それら値では、 もりを の 電圧 Vas が低い値では、 それら値の

共通点は第10図のグラフ上にあり、2つの曲線は 第10図の垂直線上に位置した交点をもっている。 また、これらの曲線は収束形であるとも言える。 すなわち、2つの曲線は、制御電圧 Vai が高い値 では、第10回においてその高い値の制御電圧より 左側に位置した交点をもっている。制御電圧Vai に対する固定電圧Voxの相対的な値は、制御電圧 Vaiの関数としてのVi及びViの2つの曲線の所 定の非対称形を構成している。第10図に示す電圧 は負電圧である。その理由は、第10図は、回路図 が電界効果トランジスタを採用した第11図のもの に対応しているからである。事実、本発明のこの 回路には、トランジスタがパイポーラpnp形で もnpn形でも、又はトランジスタが電界効果ト ランジスタであってもなくても、或るいはトラン ジスタが信号用トランジスタでも電力用トランジ スタでも、いずれにせよ上述のインピーダンス制 御可能セルのための単一の制御よりも一層広範囲 に任意の型式のトランジスタを設けることができ る。

第11図は、第10図に示すように変化する2つの 出力電圧V₁、V₂を得ることのできる本発明の回 路の電気回路を示している。

この回路は、電圧翻Pの記号によって概略的に示す電源Vssとアースとの間に並列に接続された2つの対称的分路を有する。2つの分路の各々は、抵抗R1(又は分路によってRa)と直列にひむいる。トランジスタT10(又はT20)を有している。トランジスタT10及び抵抗R1を有する第1の分路については、制御電圧をVa1をトランジスタT20及び抵抗R2を有する第2の分路については、固定電圧とVa2をトランジスタT20のゲートに印加する。2つの出力電圧V1、V2は、一方においてトランジスタT10と抵抗R1、との間から出力される。

トランジスタTスo及びTxoは、ソースを電源に 接続し、ドレーンを抵抗に接続して設けられるの が良く、ソース及びドレーンを逆に接続しても良

特開昭60-160717(ア)

い。同様に、トランジスタがバイポーラnpn形 又はpnp形トランジスタであれば、これらのト ランジスタを当業者それぞれに向いた方法で電源 Pとアースとの間に接続する。

VaiがVa2- | V | であるときの制御電圧 Vai と固定電圧 Va2を考えると、トランジスタ Tiolは 相対的にトランジスタ Taoよりも不能化され、電流 Ioがトランジスタ Taoの方を流れ、出力電圧 Vaは増加する。制御電圧 Vaiが十分に高い場合、トランジスタ Tioにより抵抗 Riの端子に現われる出力電圧 Viは 0 に近づく傾向があり、同時にトランジスタ Taoにより抵抗 Riの端子から出力される電圧 Vaは Rioに近づく傾向がある。

逆に、Vai = Vai + I V I のとき、電流はトランジスタ Tioの方を流れ、制御電圧 Vai が十分小さい場合、出力電圧 Vi は C に近づく傾向があり、これに対し出力電圧 Vi は Ri I o に近づく傾向がある。

RI=R2の場合の出力電圧VIの特性とV2の特性との間の非対称性は抵抗についてわずかに異な

る値を選ぶことにより補正される。この非対称性は、2つのトランジスタT」の、Tooのゲートに印加される電圧間にもともと存在する非対称性によってもたらされる。

2 つの出力電圧を供給するこの制御回路は好ましくは半導体材料のチップ上に集積化され、また電圧のフィードバックを回避するためにダイオードをアースと回路の共通点との間に接続するのが望ましい。

電流源は2000 Ω 程度の高い値のインピーダンスをもつことは既に述べた。このインピーダンスを、2000 Ω 程度の抵抗を電源 P と回路との間に接続すことによって得ることができる。または、本発明を電界効果トランジスタを使用した場合について、高い抵抗をつくるためにゲートをドレーンに接続した電界効果トランジスタを使用しためにアウンに接続した電界効果トランジスタを使用したものはでからないというという。ことができる。回路のインピーダンスの値により、2つのトランジスタ T 10、 T 20を流れる電流 I の分布を制御することができる。

差動対を形成する2つのトランジスタを組合わせたこの簡単な回路については、この回路をカスケード接続することができるので、複雑な回路を つくることができる。複雑な回路を必要とするのは、例えば減衰作用をベクトル変調によって制御する必要のある場合、又は同時に変化する電圧を2つ以上得る必要がある場合である。

出力電圧が固定電圧Vax及び制御電圧Vaxの相対的な値に関し非対称性をもつことはすでに述べた。制御電圧の関数としての出力電圧特性の線形化は、回路の出力に補正ネットワークを加えることによって可能となる。

第12図は第1の線形化ネットワークを示し、第 12図と共に説明する第13図はこの線形化の曲線を 与えている。

もし低電圧例えば 0 ポルト乃至 0.6ポルトの範囲で線形特性を得る必要があれば、例えば出力電圧 V, を、適当にバイアスされるトランジスタ T, のゲートに印加する。このトランジスタのドレーンには補正回路が接続してあり、この補正回路は

4.474.654.1

接地された抵抗R」。と直列のダイオードD」。を有する。このダイオードD」。カソードはトランジスタT、のドレーンに接続されている。 線形化された出力電圧 V'」はダイオードD」。のカソードから取出される。出力電圧 V'」の線形化を第13 図に示す。第12 図に示すような並列ダイオードを備えた回路については 0 ポルト乃至 0.6 ポルトの V」の関数としての出力電圧 V'」は線形である。

第14図は出力電圧の別の線形化回路を示しているが、この回路は第15図に示すように 0.6ポルトよりも大きな出力電圧に適合する。

第11図の出力電圧 V」を、適当にバイアスされるトランジスタ T。のゲートに印加する。このトランジスタのドレーンには補正回路が接続してあり、この補正回路は接地された抵抗 Rai と直列のダイオード Dioを有している。第2の抵抗 Rii はダイオード Dioと並列に接続され、このダイオード Dioのカソードはトランジスタ T。のドレーンに接続されている。線形化された出力電圧 V'i はダイオード Dioのアノードから取出される。第15

and the second

. 特開昭60-160717(8)

図は B.6ポルトよりも大きな V, の電圧に対する 出力電圧 V',の線形化を示す。

本発明の範囲を限定しない例示として、抵抗は以下の値、すなわち R_1 = $100\,\Omega$ 、 R_{11} = $4000\,\Omega$ 、 R_{21} = $2000\,\Omega$ をもつ。加うるに、トランジスタ T_{7} 、T 。のバイアスに接続された抵抗は第12図と第14図のどちらの場合でも $3500\,\Omega$ 乃至 $4000\,\Omega$ の値をもっている。

第16図は、第11図、第12図、第14図に示す電源 回路よりも一層複雑な電源回路を示しており、こ の電源回路は事実、本発明の回路をいくつか組合 わせてある。

第16図の左側の部分だけを考えると、2つの電源回路がカスケード接続されているのが分かる。第1の電源回路は差動対のTio、Tio及び抵抗Ri、Roを組合わせてあり、これに対し第2の電源回路は差動対Tio、Tio及び抵抗Ri、Riを組合わせてある。これら2つの回路には共通の電圧Vioが供給され、これらの回路は共通の割額電圧Vioによって制御され、固定電圧Vionも共通である。

もちろん、必要なだけの電源回路を並列に接続することができ、第16図に示す2つの回路は、各対ごと相補関係にある4つの出力電圧V1、V2、V3、V4を供給し、3つ又は4つの回路を組合わせることにより、2つずつ相補関係にある6つ又は8つの出力電圧を得ることができる。

第16図の右側部分には4つの線形化回路が接続されている。意図的に、2つの回路は0.6ポルトよりも大きな出力電圧を線形化するようになっており、これに対して2つの回路は0.6ポルトよりも小さな出力電圧を線形化するようになっている。

一方においてトランジスタT®とダイオードDI®を組合わせ、他方においてT®とダイオードDI®を組合せた2つの回路は出力電圧VI、VIをそれぞれ補正する。出力電圧VI、VIは0.6ポルトよりも大きい範囲で線形化される。また、一方においてトランジスタT®とダイオードDI®を組合わせ、他方においてトランジスタT®とダイオードDI®を組合わせた2つの回路は第2の差動対の出力電圧VI、VIをそれぞれ補正する。出力電圧

V'a、V'、は 0.6ポルトよりも小さい範囲で線形化され、これらの出力電圧は相補関係にある。

電観P'が線形化回路のトランジスタをバイアスしている。各々アースと差動対との間に接続された2つのダイオードDが線形化回路のトランジスタに対して電圧をシフトさせる。

第17図は本発明によるインピーダンス制御可能 セルの一実施例を示し、この実施例は第7図の電 気回路であり、また本発明の全てのセルに共通な、 第3図に示すうよなπ形譲衰器と第7図に示す制 御回路を組合わせている。

この第17図は、入力1,2及び出力3,4を備えたインピーダンス制御可能セルが単一の電圧 Voiによって制御されるということを、第3図乃至第6図よりもよく示している。集積化にあたってのその利点は第7図で明らかに分かる。

制御回路を備えた本発明のセルは、混合器のダ イナミックマッチングのための可変インピーダン スや、局部発振器の位相及び振幅を制御するため の可変インピーダンスや、特に超高周波域で動作

する装置、例えばアンテナ、レーダ、電気通信、 計剤向きの位相検出器及び弁別器のダイナミック マッチング用可変インピーダンスのような数えき れないほど多くの適用分野をもっている。

本発明は、GaAsのチップ又は第Ⅲ-V族系材料のチップ上に設けられた集積回路に特に有利である

4. 図面の簡単な説明

第1 図及び第2 図は本発明のセルの基本回路図である。

第3図は整合減衰器を構成する本発明によるセルの同路図である。

第4図はゲートのないトランジスタを備えた第 3図の減衰器の変形例を示す。

第5 図及び第8 図は可変抵抗又は可変リアクタンスを構成するためのセルの2つの回路図である。 第7 図、第8 図及び第9 図は本発明のセルのモノリシック形成の3 つの例を示している。

第10図は制御電圧の関数としての2つの出力電

圧の相対的変化を示すグラフである。

第11図は本発明の回路構成の電気回路図である。 第12図及び第13図はそれぞれ、出力電圧の線形 化回路の回路図、及びその回路の出力電圧の線形 化の曲線を示すグラフである。

第14図及び第15図はそれぞれ、出力電圧の線形 化回路の別の回路図、及びその回路の出力電圧の 線形化の曲線を示すグラフである。

第16図は本発明による回路を競つか組合わせ、 これらの回路の出力のところに線形化回路を有す る複雑な回路構成の回路図である。

第17図は整合減衰器及び制御回路を組合わせた 本発明のセルの回路図である。

(主な参照番号)

1.2 ・・入力端子、 3,4・・出力端子、

5·・制御回路、 Vai・・制御電圧、

Van·固定電圧

特許出願人 トムソン・セーエスエフ 代理 人 弁理士 新居正彦

